European Processor Initiative (EPI), projekt s 28 partnera iz 10 europskih zemalja, s ciljem postizanja neovisnosti EU-a u tehnologiji HPC čipova i HPC infrastrukturi, objavio je da su uzorci testnih čipova EPAC1.0 RISC-V isporučeni EPI konzorciju te da su početna ispitivanja njihova rada bila uspješna.

Jedan od ključnih segmenata aktivnosti projekta je razvoj europskog intelektualnog vlasništva procesora temeljenih na RISC-V arhitekturi, koji omogućuju energetski učinkovite i visokopropusne jezgre akceleratora pod nazivom EPAC (European Processor Accelerators).

-- tekst se nastavlja nakon oglasa --

 

EPAC kombinira nekoliko akceleratorskih tehnologija specijaliziranih za različita područja primjene. Testni čip sadrži četiri jezgre za vektorsku obradu podataka (VPU) sastavljene od Avispado RISC-V jezgre (dizajn SemiDynamics) te jedinice za vektorsku obradu podataka, koje su dizajnirali Istraživački centar za arhitekture i aplikacije računala visokih performansi Fakulteta elektrotehnike i računarstva Sveučilišta u Zagrebu i Barcelona Supercomputing Centar. Čip sadrži i Home Node i L2 predmemoriju (dizajn Chalmers i FORTH) i dva dodatna akceleratora: Stencil i Tensor akcelerator (STX) (dizajn Fraunhofer IIS, ITWM i ETH Zürich) te procesor promjenjive preciznosti (VRP) (dizajn CEA LIST). Svi akceleratori povezani su vrlo brzom mrežom na čipu i SERDES (dizajn EXTOLL).

EPAC testni čipovi (njih 143) izrađeni su u GLOBALFOUDNRIES 22FDX tehnologiji male snage, imaju površinu od 26,97 mm2, 14 milijuna logičkih instanci (ekvivalentno 93M logičkih vrata) uključujući 991 memorijske instance, pakirani su u FCBGA s 22×22 matricom i imaju ciljanu frekvenciju od 1 GHz.

Inicijalno pokretanje bilo je uspješno, a EPAC je izveo svoj prvi program slanjem tradicionalnog “Hello World!” pozdrava na različitim jezicima konzorciju EPI i svijetu.

EPI će nastaviti razvijati, optimizirati i potvrđivati različite IP blokove stvarajući EU HPC IP ekosustav i čineći ga dostupnim industriji i istraživačkim institucijama koji rade na procesorima i akceleratorima za stvaranje globalno konkurentnih modula za HPC sustave sljedećih generacija.

Podijeli:

 

 

Vezane objave